Agrégation sciences industrielles de l'ingénieur interne 2022, épreuve 2, option ingénierie électriqueSujet et rapport du jury

Agrégation interne section sciences industrielles de l'ingénieur option sii et ingénierie électrique - Sujet de la deuxième épreuve écrite de la session 2022

Pas encore noté

Explorer les annales

BanqueAgrégation Année2022 FilièreInterne MatièreSciences Industrielles

Annales Agrégation Interne Sciences Industrielles Agrégation Interne 2022 Interne Sciences Industrielles Sciences Industrielles 2022

Téléchargements

Télécharger le sujet (PDF)

Rapport du jury Lire en ligne LaTeX Word

Corrigé : pas encore disponible

Source officielle : devenirenseignant.gouv.fr

Description

Sujet officiel Agrégation interne en sciences industrielles de l'ingénieur, session 2022.

Ces sujets peuvent vous intéresser

Pas encore de corrigé pour ce sujet : voici des sujets proches corrigés.

Lecture du sujet en ligne

L'énoncé complet, avec les formules et les figures, sans ouvrir le PDF.

Sujet en PDF

AGREGATION
CONCOURS INTERNE
ET CAER

Section : SCIENCES INDUSTRIELLES DE L'INGÉNIEUROption : SCIENCES INDUSTRIELLES DE L'INGÉNIEUR ET INGÉNIERIE ÉLECTRIQUE

ÉTUDE D'UN SYSTÈME, D'UN PROCÉDÉ OU D'UNE ORGANISATION

Durée : 4 heures

Calculatrice autorisée selon les modalités de la circulaire du 17 juin 2021 publiée au BOEN du 29 juillet 2021.

L'usage de tout ouvrage de référence, de tout dictionnaire et de tout autre matériel électronique est rigoureusement interdit.

Si vous repérez ce qui vous semble être une erreur d'énoncé, vous devez le signaler très lisiblement sur votre copie, en proposer la correction et poursuivre l'épreuve en conséquence. De même, si cela vous conduit à formuler une ou plusieurs hypothèses, vous devez la (ou les) mentionner explicitement.

NB : Conformément au principe d'anonymat, votre copie ne doit comporter aucun signe distinctif, tel que nom, signature, origine, etc. Si le travail qui vous est demandé consiste notamment en la rédaction d'un projet ou d'une note, vous devrez impérativement vous abstenir de la signer ou de l'identifier.

SYSTÈME DE GUIDAGE DYNAMIQUE POUR PARKING

Le document comporte 46 pages décomposé ainsi :

-Texte du sujet
-Documents techniques DT1 à DT9
-Documents réponses DR1 à DR8

pages 2 à 26
pages 27 à 40
pages 41 à 46

Il est conseillé aux candidats d'effectuer une lecture préalable et complète du sujet pour s'approprier dans leur ensemble les problématiques à étudier et prendre connaissance des informations utiles fournies dans les documents techniques.

Il est demandé aux candidats :

-de rédiger les réponses aux différentes parties sur des feuilles de copie séparées et clairement repérées ;
-de numéroter chaque feuille de copie et indiquer le numéro de la question traitée ;
-d'utiliser exclusivement les notations indiquées dans le sujet lors de la rédaction des réponses ;
-de présenter lisiblement les applications numériques, sans omettre les unités, après avoir explicité les expressions littérales des calculs ;
-d'encadrer ou souligner les résultats ;
-de justifier clairement les réponses ;
-de formuler les hypothèses nécessaires à la résolution des problèmes posés si celles-ci ne sont pas indiquées dans le sujet.

INFORMATION AUX CANDIDATS

Vous trouverez ci-après les codes nécessaires vous permettant de compléter les rubriques figurant en en-tête de votre copie.

Ces codes doivent être reportés sur chacune des copies que vous remettrez.

-Concours interne de l'Agrégation de l'enseignement public :

-Concours interne du CAER / Agrégation de l'enseignement privé :

La problématique : l'optimisation du stationnement

Qui n'a jamais fait l'expérience de chercher désespérément une place vide pour y stationner son véhicule ? Si bien souvent, dès l'entrée du parking, le nombre global de places inoccupées est indiqué, il n'est pas toujours facile de distinguer les emplacements disponibles ainsi que leur type (handicapé, famille, véhicule électrique). Il peut s'en suivre une perte de temps et d'argent (consommation d'essence, usure du véhicule).

Le système de guidage LEADER PARK® permet de résoudre les problèmes posés précédemment.

Figure 1 - Exemple de parking équipé par le système LEADER PARK®

LEADER PARK® est un système de guidage et comptage dynamique pour parking de toute dernière génération qui fournit en temps réel toutes les informations d'occupation, pour les usagers (guidage fiable et intuitif vers les places libres) et pour les exploitants (vision en temps réel, fréquentation, temps de présence, rotations, zones, statistiques, etc.).
LEADER PARK® guide les usagers vers les places disponibles (figure 1) et permet d'exploiter au mieux chaque zone du parking (création de places supplémentaires).
LEADER PARK® réduit les flux de circulation, les bruits et la pollution dans les parkings et augmente la rotation des places : aussitôt qu'une place est libérée, elle est montrée disponible dans tout le parking. L'utilisation de toutes les places est optimisée.

Contexte de l'étude : parking d'un magasin à Valence

Une grande enseigne, spécialisée dans les articles de sport, située à Valence, dispose d'un parking couvert de 300 places qui est équipé du système de guidage et de comptage dynamique présenté précédemment. Les figures 2, 3 et 4 décrivent la composition et l'architecture du système installé.

Figure 2 - Diagramme des exigences

Figure 3 - Diagramme de définition de blocs

ibd [Block] Parking valence [ Parking valence ]

Figure 4 - Diagramme de blocs internes

A - VÉRIFICATION DE LA DÉTECTION D'UN VÉHICULE

Les objectifs de cette partie sont les suivants :

-valider le choix, le nombre et la disposition des capteurs afin d'assurer la détection de véhicules de formes et de tailles diverses ;
-assurer la commande des capteurs à ultrasons à partir des signaux issus du microcontrôleur pour se dispenser d'un oscillateur dédié ;
-extraire le signal utile noyé dans le bruit, dans le but de permettre son analyse pour la détermination de l'occupation d'une place.

Après différentes études, le choix du capteur pour la détection des véhicules s'est arrêté sur un capteur à ultrasons. L'intérêt principal de ce capteur est son faible coût ainsi que sa facilité d'utilisation. Cependant la variété des formes et des tailles des véhicules ainsi que leurs positions aléatoires sur la place de parking impliquent une disposition judicieuse du capteur.

Le document technique DT1 présente le diagramme des exigences partiel concernant la détection des véhicules.

Question 1
À partir du document technique DT1, calculer la distance mesurée maximale. Vérifier que l'exigence concernant la distance de détection (ID2.1.3) peut être respectée.

La figure 5 présente les tolérances d'implantation du capteur et les distances à mesurées dans les cas les plus défavorables.

Figure 5 - Positions d'implantation du capteur

Les points C1 à C8 représentent les positions extrêmes de l'installation du capteur.

Question 2

À l'aide de la figure 5, déterminer l'expression littérale de la distance de mesure C1P en fonction des coordonnées

(X_(C1), Y_(C1)

Z_(C1))

de la position C1 du capteur par rapport à l'origine et des coordonnées (Xp, Yp et Zp) de la position du point

P

Question 3

À l'aide de la figure 5, déterminer, en fonction de

X_(C1), Y_(C1), Z_(C1), Xp, Yp

Zp

, l'expression littérale des angles de visée horizontale (azimut) et verticale (élévation) du capteur vers un point

P

Question 4

À partir des résultats précédents, calculer la distance C1P3 ainsi que les azimut et élévation correspondants et compléter le document réponse DR1.

Question 5

Compléter le document réponse DR1 en indiquant les valeurs moyennes de distance, d'azimut et d'élévation calculées entre C1 et les points P1, P2, P3 et P4. En déduire le réglage moyen en azimut et en élévation du capteur.

Afin d'améliorer les possibilités de détection, on utilise deux capteurs dont les azimuts sont égaux à 0° et l'élévation respectivement à -35° et -55° (figure 6).

Figure 6 - Positions des capteurs en élévation

Le document technique DT2 présente les caractéristiques techniques des capteurs utilisés.
En fonction de la position des capteurs, le signal reçu sera plus ou moins atténué. L'atténuation maximale doit être de -3 dB sur au moins un des capteurs, pour que le signal soit exploitable.

Question 6

À l'aide du document technique DT2 et des résultats précédents (DR1), vérifier que pour toutes les positions possibles de montage (C1 à C8) l'atténuation en azimut ou en élévation est inférieure à -3 dB sur au moins un des deux capteurs.

La carte « capteur » est équipée d'un microcontrôleur pour gérer le traitement du signal. Ce microcontrôleur intègre une boucle à verrouillage de phase (PLL) qui permet d'obtenir une fréquence de cadencement interne supérieure à la fréquence du quartz câblé sur la carte « capteur ». Ceci permet d'améliorer les performances du logiciel embarqué.

La fréquence d'entrée de la PLL est égale à 12 MHz (FCLKIN) tandis que la fréquence de cadencement doit être portée à 48 MHz (FCLKOUT). La fréquence de l'oscillateur piloté en tension de la boucle à verrouillage de phase peut varier de 156 MHz à 320 MHz (figure 7).

Figure 7 - Génération de l'horloge de travail

Question 7

Déterminer les valeurs de

p

M

, indiquées sur la figure 7, permettant le verrouillage de la PLL.

Afin de ne pas utiliser un oscillateur dédié à la génération de la fréquence de pilotage des capteurs, on utilise la fréquence interne du microcontrôleur pour générer le signal correspondant.
La sortie utilisée pour le signal de commande est PIO1_9. Elle est associée à la fonction alternative CT16B1_MAT0 (compteur CT16B1 et registre de comparaison MATO). La génération du signal PWM utilise le compteur 16 bits CT16B1 qui est incrémenté à la fréquence de l'horloge de travail (FCLKOUT). Ce compteur est associé aux deux registres de comparaison TMR16B1MR0 (durée de l'état haut) et TMR16B1MR2 (période).

Les documents techniques DT3/1 et DT3/2 présentent les registres du microcontrôleur utilisés pour configurer un signal PWM. Le document technique DT5 correspond au schéma structurel partiel de la carte « capteur ».

Question 8

À l'aide des documents techniques DT3/1, DT3/2 et DT5, compléter sur le document réponse DR2, la configuration des registres permettant la génération du signal carré de fréquence 40 kHz pour le pilotage des capteurs à ultrasons.

Afin d'améliorer les performances d'émission des capteurs pour satisfaire l'exigence de distance de détection maximale, le signal de pilotage des capteurs doit avoir une amplitude de tension maximale. On utilise pour cela un circuit d'interface dont les caractéristiques sont présentées dans le document technique DT6.

Question 9

À partir du schéma structurel (DT5) et de la documentation technique du circuit LV8548 (DT6), compléter sur le document réponse DR3, les chronogrammes des signaux de pilotage des capteurs (la chute de tension due à la résistance Ron des transistors du circuit LV8548 est négligeable,

V_(EE) = 12V

Question 10

À partir des résultats précédents, vérifier que le capteur est correctement piloté afin de pouvoir détecter l'occupation d'une place.

La réception du signal incident est effectuée par l'un des capteurs. La faible amplitude du signal reçu impose une amplification importante ainsi qu'un filtrage analogique en sortie du capteur. Dans le cas le plus défavorable (place vide), des mesures ont montrées que le spectre en sortie du capteur a l'allure de celui présenté sur la figure 8. Le bruit est essentiellement dû au secteur (50 Hz), à l'alimentation à découpage (850 kHz) interne à la carte « capteur » et au microcontrôleur (48 MHz).

Figure 8 - Spectre du signal en sortie du capteur à ultrasons

Question 11

Calculer le rapport signal sur bruit de la tension en sortie du capteur.

Afin de retrouver l'information utile, le signal issu du capteur est amplifié et filtré. Le capteur est polarisé à l'aide d'une tension de 6V. Le signal en sortie du capteur est traité par la structure présentée figure 9.

Figure 9 - Mise en forme des signaux en sortie des capteurs

Question 12

Pour l'étage 1, exprimer V1 en fonction de la tension différentielle en sortie du capteur (V us1_p - Vus1_N). En déduire la valeur de l'amplification A1, la fréquence de coupure

f_(C1)

et le type du filtre ainsi réalisé.

Le document technique DT7 présente les caractéristiques techniques de l'amplificateur linéaire intégré utilisé.

Question 13

À l'aide du document technique DT7, déterminer pour les deux étages, les fréquences de coupure minimales dues à la limitation de la bande passante des amplificateurs opérationnels utilisés. En déduire pourquoi un seul étage, d'amplification équivalente A1xA2, ne peut être utilisé.
Compléter, sur le document réponse DR4, le diagramme de Bode de la structure complète.

Le rapport signal sur bruit en sortie de la structure (figure 9) doit être supérieur à 40 dB pour que le signal soit exploitable en entrée du microcontrôleur.

Question 14

À partir des résultats précédents, calculer les valeurs efficaces des composantes fréquentielles du signal de sortie V2. En déduire le rapport signal sur bruit correspondant. Conclure quant à l'utilité de la structure précédente sur l'extraction de l'information utile à partir du signal issu du capteur.

B - TRAITEMENT LOGICIEL DU SIGNAL

L'objectif de cette partie est de s'assurer que la chaîne d'acquisition matérielle et logicielle permet bien le traitement de l'information malgré les échos multiples liés à la proximité des autres capteurs.

Les capteurs situés sur les places adjacentes génèrent des signaux parasites ne devant pas être pris en compte. Le simple traitement analogique du signal reçu est insuffisant. Il faut donc effectuer un traitement numérique pour différencier l'information utile des échos indésirables.

Le signal issu de l'étage précédent est de nouveau amplifié puis écrêté. On a donc quelle que soit la distance mesurée, un signal carré de fréquence égale à 40 kHz et d'amplitude 3,3 V. Un filtre anti repliement permet de limiter le spectre aux harmoniques de rangs inférieures à 5 . Ce signal est ensuite échantillonné à 240 kHz en vue de son traitement numérique.

Le diagramme de blocs internes à la figure 10 présente les différents traitements numériques effectués.

Figure 10 - Diagramme de blocs internes : traitement du signal

Remarque : dans tout ce qui suit, les valeurs hexadécimales sont notées avec le préfixe « 0x » devant le nombre correspondant.

Question 15

En considérant l'échantillonnage comme parfait (on néglige le temps de blocage devant la période d'échantillonnage), vérifier que la fréquence d'échantillonnage n'induit pas d'harmoniques indésirables dans la bande passante du signal d'entrée (0 à 40 kHz).

Le document technique DT3/3 présente les registres de configuration associés au convertisseur analogique/numérique.
Le registre de contrôle du convertisseur AD0CR est initialisé avec la valeur 0x50003.

Question 16

Déterminer la durée de conversion. Vérifier que cette durée est compatible avec la fréquence d'échantillonnage choisie.

L'oscillogramme, figure 11, représente le signal analogique de détection en entrée du convertisseur analogique/numérique dans le cas le plus défavorable ( place vide). On considérera que la vitesse du son dans l'air est de

340 m \cdot s^(- 1)

Figure 11 - Oscillogramme du signal en entrée du CAN pour une place vide

L'échantillonnage est déclenché dès le début de la stimulation du capteur. La mesure la plus longue correspond à une durée d'impulsion égale à 2,5 ms et à la distance de détection d'une place vide définie dans le diagramme des exigences (DT1).

Question 17

Calculer la taille en octet utilisée pour mémoriser les échantillons d'une mesure complète dans le cas le plus défavorable. La taille de la mémoire RAM du microcontrôleur étant de 16 kilo-octets, vérifier que cette mémorisation est toujours possible.

Afin de diminuer de nouveau le bruit résiduel sur le signal échantillonné, on applique sur le signal un filtre numérique sélectif.

Le filtre utilisé est un filtre à réponse impulsionnelle infinie (RII). On se propose de synthétiser le filtre par la conversion formelle d'un filtre analogique à l'aide
d'une transformation bilinéaire. La figure 12 rappelle des informations concernant la synthèse d'un filtre RII.

Figure 12 - Aide à la synthèse d'un filtre à RII

Les spécifications du filtre numérique sont les suivantes : un gain unitaire, une fréquence centrale de 40 kHz et une bande passante égale à 2 kHz. Pour synthétiser ce filtre, on part du filtre analogique équivalent auquel on applique une transformation bilinéaire.

Question 18
Déterminer pour le filtre analogique correspondant, la pulsation centrale ainsi que les pulsations de coupure haute et basse.

L'ajustement des fréquences permet d'obtenir la bande passante analogique équivalente

Δω = 16635

rad.s

^(- 1)

. Le filtre retenu est un filtre passe bande Chebyshev d'ordre

n = 1

, dont l'ondulation dans la bande passante est égale à 0,5 dB .

Question 19
En utilisant la formule de transformation des prototypes, calculer les coefficients de la fonction de transfert du filtre passe bande analogique. Présenter le résultat sous la forme suivante :

H(s) = (a \cdot s)/(s^2 + b \cdot s + c)

Question 20

À l'aide de la transformation bilinéaire, montrer que le filtre numérique correspondant est de la forme ci-dessous. Déterminer les coefficients.

H(z) = (a_0 - a_2 \cdot z^(- 2))/(1 + b_1 \cdot z^(- 1) + b_2 \cdot z^(- 2))

On se propose maintenant d'implanter le filtre précédent au sein du logiciel de traitement.

Afin de limiter le temps de calcul et l'occupation mémoire, la librairie mathématique flottante n'est pas utilisée. On déterminera donc toutes les constantes en notation à virgule fixe. Les échantillons sont contenus dans un tableau d'octets appelé «TabEch[ ] ». Le bit le moins significatif (Lsb) des données du tableau est égal à

2^0

. Dans ce qui suit, on prendra

a_0 = a_2 = 0, 069

Question 21

Déterminer avec une précision maximale la constante sur 8 bits en notation à virgule fixe correspondante à

a_0

a_2

. Écrire l'algorithme permettant le calcul du numérateur pour l'échantillon d'indice i du tableau « TabEch[ ] ». Vérifier que le numérateur peut être codé sur 16 bits uniquement et préciser son Lsb.

L'autocorrélation permet la détection d'un signal périodique perturbé par des signaux parasites. Ce calcul permet d'identifier précisément le début des échos et de calculer la distance mesurée par le capteur.
On calcule la valeur d'autocorrélation pour une fenêtre du signal échantillonné filtré, puis on décale la fenêtre sur l'ensemble du tampon d'échantillonnage. Le calcul de cette valeur pour la fenêtre débutant à l'indice

i

et de taille

k

est donné ci-dessous.

A(i) = \sum_(n = i)^(i + k)(X(n) - M) \cdot (X(n - i) - M))

A(i)

est la valeur d'autocorrélation,

M

est la moyenne des échantillons et

X(n)

la valeur de l'échantillon du signal à traiter.

Question 22

Compléter dans le document réponse DR5, l'algorithme permettant le calcul de la valeur d'autocorrélation pour une fenêtre donnée.

Pour permettre la discrimination des échos parasites dus aux autres capteurs situés à proximité, on calcule également l'énergie du signal. Le chronogramme figure 13 indique les traitements effectués permettant la prise de décision relative à la détection d'une place occupée.

Figure 13 - Autocorrélation et énergie du signal échantillonné

Question 23

Rappeler la formule qui permet de calculer l'énergie d'un signal échantillonné. Déterminer le nombre minimal de bits du résultat du calcul sur une fenêtre de 100 échantillons. Vérifier que le résultat peut être codé sur 32 bits seulement.

Question 24

À partir des chronogrammes de la figure 13, expliquer comment les différents traitements du signal permettent la détection à coup sûr de l'occupation d'une place.

C - CONFIGURATION ET COMMUNICATION

L'objectif de cette partie est de s'assurer que le réseau choisi autorise bien la communication avec les capteurs et permet d'assurer une visualisation en temps réel de l'occupation du parking sur le superviseur.

La communication entre les capteurs et le contrôleur est assurée par un bus CAN. Le contrôleur assure la liaison avec le logiciel de supervision via une liaison Ethernet.

Les trames échangées permettent la configuration des capteurs (numéro du capteur, seuil de détection, etc.) ainsi que la transmission des informations (place libre ou occupée, durée d'occupation, état du capteur, etc.).

Les questions qui suivent permettent de configurer le bus CAN associé aux cartes « capteur » afin d'assurer la communication entre les différents nœuds et le contrôleur.

Le document technique DT3/4 présente les registres de configuration du bus CAN relatifs à la détermination de la vitesse de communication.

Question 25

La valeur du registre CANBT est égale à 0x443F, PROP_SEG est égal à 4, la fréquence de cadencement lié au périphérique CAN est de 48 MHz. À partir du document technique DT3/4, déterminer la valeur du « Time quantum », puis celle du « Nominal bit time ». En déduire la vitesse de transmission du bus.

Le diagramme d'activité figure 14 présente le séquencement de l'échange des trames CAN sur le bus entre le côntroleur et les capteurs.

Figure 14 - Séquencement des trames CAN

Quelques exemples de commandes sont donnés ci-dessous.

-kMsg_ConfigSensor (0xC0) ; configuration du capteur (coefficients des filtres, seuil de détection, durée des salves ultrasonores ...).
-kMsg_ConfigOverstay (0xC7) ; durée maximale d'occupation d'une place.
-kMsg_State (0xD3) ; état du capteur (défaut, place libre ...).
-kMsg_ConfigIdentifier (0x80) ; initialisation de l'identificateur de trame propre au capteur.

Le document technique DT3/5 présente les registres de configuration du bus CAN permettant d'autoriser la réception des trames propres au nœud.

Question 26

À l'aide du document technique DT3/5, déterminer les valeurs des bits 0 à 12 des registres CANIF1_MSK2 (registre de masque) et CANIF1_ARB2 (registre d'arbitration) pour que le capteur №233 accepte la trame de requête qui lui est destinée (l'identificateur CAN est standard).

On veut maintenant s'assurer que les informations utiles à la supervision sont bien transmises au superviseur afin d'assurer une gestion optimisée du parking.

Au cours de l'exploitation du parking, le contrôleur interroge cycliquement l'ensemble des capteurs pour connaitre leur état. Le tableau ci-dessous présente la trame de réponse émise par le capteur interrogé.

Identificateur trame :		0x400+Numéro du capteur
Octet :	Donnée :	Valeur	Lsb	Remarque
0	STATE	0xD3	0	Commande de retour état capteur
1	PLACE	--	--	B7 : Libre/Occupée [0,1] B6 à B0 : Type de place (*)
2	MESURE	[0 ... 255]	$2, 5 cm$	Distance moyenne mesurée

(*) B6 à B0 = 1(en décimal) : place générique (vert) ; B6 à B0 = 2 (en décimal) : place handicapé (Bleu) ;

B6

B0 = 3

(en décimal) : place famille (Violet) ; B6 à

B0 = 4

(en décimal) : place équipée recharge électrique (Orange).

Le chronogramme de la figure 15 présente l'enregistrement partiel d'une trame de réponse (le début de trame « SOF » est indiqué).

Figure 15 - Chronogramme partiel d'une trame de réponse d'état capteur

Le document technique DT4 rappelle la structure d'une trame CAN.

Question 27

À partir du chronogramme précédent et du document technique DT4, déterminer le numéro du capteur émetteur de la trame (voir l'identificateur de la trame).

La charge utile de la trame comporte les 3 octets suivants : 0xD3, 0x81, 0x28. Indiquer l'état du capteur (place libre ou occupée, type de la place) ainsi que la distance mesurée.

La figure 16 correspond à l'état d'occupation d'une partie du parking visualisé par le superviseur (la couleur rouge indique que la place est occupée, le type de la place est signifié par le code couleur défini pour la trame d'état).

Figure 16 - Supervision des places 1 à 184

Question 28

À partir de la figure précédente, indiquer les valeurs de l'identificateur et des octets de données de la trame de réponse à une requête de demande d'état pour le capteur №48 (la distance mesurée du capteur au sol est de 4,7 m).

Question 29

En se basant sur la vitesse de transmission du bus CAN et la durée des trames, déterminer la période minimale de rafraichissement du superviseur (durée d'interrogation de tous les capteurs). Conclure en indiquant si cette durée est compatible avec une visualisation en temps réel de l'état du parking.

D - ALIMENTATION DES ÉQUIPEMENTS

L'objectif de cette partie est de valider le choix de l'alimentation en fonction des équipements à alimenter et du contexte.

Le système de guidage et de comptage dynamique comporte 300 capteurs et 6 afficheurs.
Les capteurs sont installés sur chaque place de parking et les afficheurs placés en divers endroits. Ils sont alimentés sous tension continue par le câble qui porte également le réseau CAN. Ceci simplifie l'installation. L'alimentation en tension continue des systèmes de détection permet de ne pas avoir de signaux alternatifs 50 Hz sur les cartes électroniques des capteurs afin d'éviter toute perturbation de la détection.

La consommation et les conditions d'alimentation des capteurs et afficheurs sont précisées dans le document technique DT1.

Question 30

Calculer les courants moyen (Imoy) et maximal (Imax) absorbés par un capteur et ceux absorbés par un afficheur sous 70 V.

La gestion des bus CAN est assurée par deux contrôleurs possédant chacun trois lignes de bus. Les capteurs sont équitablement répartis sur deux lignes de chaque contrôleur comme indiqué sur la figure 17 (câblage en chaine). Les afficheurs sont aussi équitablement répartis sur la ligne restante de chaque contrôleur. Pour chaque bus, le câble revient sur le contrôleur et l'alimentation est branchée des deux côtés du câble.

Figure 17 - Alimentation des capteurs et afficheurs

Le câble utilisé pour le bus comporte 3 paires torsadées. Deux sont utilisées pour l'alimentation et la troisième pour le bus CAN. Les caractéristiques de celui-ci sont données sur le document technique DT8.

La longueur totale du câble d'une ligne de capteur ou d'afficheur est de 300 m. Les équipements sont répartis équitablement tout au long de la ligne de bus. Les questions qui suivent permettent d'estimer la puissance à installer et de vérifier l'alimentation correcte des capteurs et afficheurs.

La résistance d'un fil du câble pour une ligne complète est notée Rc. Le courant consommé par un capteur ou un afficheur est constant quelle que soit la tension, dans la plage de fonctionnement prévue.

Question 31

En ne prenant en compte que la résistance des câbles, donner le schéma électrique équivalent à une ligne de capteur du point de vue de l'alimentation.

Pour faciliter les calculs, on considère que tous les capteurs ou les afficheurs sont reliés au milieu de la ligne, au plus loin de l'alimentation.

Question 32

Donner alors le schéma simplifié permettant de calculer la tension en milieu de ligne. La (ou les) résistance(s) seront exprimée(s) en fonction de Rc. Montrer que l'approximation faite sur l'emplacement des capteurs, maximise la chute de tension.

La tension en sortie de l'alimentation, Vs0, est de 72 V. La température peut atteindre 40 °C. On considèrera le courant consommé par les capteurs et les afficheurs indépendant de la tension d'alimentation et égal à celui de la question 30. Le coefficient de température du cuivre est de

3, 93.10^(- 3)Ω^\circC^(- 1)

1000ft = 304, 8 m

Question 33

En utilisant la documentation technique du câble (DT8), calculer la tension en milieu de ligne (Vs), pour une ligne de capteur et une ligne d'afficheur dans le cas de la consommation moyenne et pour la température ambiante maximale. Vérifier que les équipements sont correctement alimentés.

Question 34

Pour la consommation moyenne, calculer les pertes joules totales de l'ensemble des lignes et la puissance nécessaire de l'alimentation. Conclure sur le rendement du système d'alimentation.

Le système de détection est sensible aux perturbations rayonnées et conduites. Il est important de repérer les perturbations pouvant être émises par l'alimentation à découpage. La structure de celle-ci est donnée figure 18.

Figure 18 - Structure de l'alimentation à découpage

Les documents techniques DT9/1 et DT9/2 présentent l'alimentation choisie. Son schéma de principe est donné figure 19.

Figure 19 - Schéma de principe de l'alimentation

Le pont à transistors est un onduleur monophasé commandé en onde pleine. Les interrupteurs de chaque bras sont commandés de façon complémentaire avec un rapport cyclique de 0,5. Le second bras est déphasé d'une demi-période par rapport au premier. La fréquence de découpage étant proche de la fréquence de résonnance du circuit LC, le courant dans le transformateur est supposé sinusoïdal et le transformateur est supposé parfait. L'étage de sortie est un redresseur de courant. On néglige la tension de seuil des diodes D1 à D4. On appelle I1(t) le courant au primaire du transformateur et I2(t) le courant au secondaire. On s'intéresse à l'ondulation du signal de sortie.

Question 35

Le courant de sortie est continu et égal au courant nominal de l'alimentation (13,3 A). La valeur moyenne de la tension de sortie (Vs0) est égale à 72 V.

L'allure du courant 12(t) est donnée sur le document réponse DR6. Calculer la valeur efficace de ce courant. Sur ce même document réponse, tracer l'allure de la tension V2(t) au secondaire du transformateur et celle du courant dans le condensateur C2 (Ic2(t)).

On rappelle que la décomposition en série de Fourier d'un signal redressé bialternance est donné par la relation :

i(t) = 2*(Imax)/π + \sum_(n = 1)^\infty(- 4*Imax*(- 1^n))/((4*n^2 - 1)*π)*cos(2*n*ω*t)

ω

: pulsation du signal non redressé

Question 36

Donner l'expression du premier harmonique de la décomposition en série de Fourier du courant lc2(t). En utilisant l'approximation du premier harmonique, donner l'expression de l'impédance du condensateur Zc2 qui permet de limiter l'amplitude crête à crête de l'ondulation de Vs0 à 5% de 72 V. En déduire la valeur du condensateur C2.

Le rapport de transformation du transformateur est défini comme étant

m = V2/V1

. La tension en sortie du pont redresseur triphasé, notée Uc, est considérée comme constante est égale à 300 V

Question 37

Tracer sur le document réponse DR6 l'allure de V1(t). En utilisant l'approximation du premier harmonique, donner l'expression de la valeur efficace du fondamental de V1(t) (noté V1f) en fonction de Vs et m. V1(t) et I1(t) étant en phase, l'ensemble transformateur, redresseur et charge peut être modélisé par une résistance (R) vis-à-vis du fondamental. Exprimer cette résistance en fonction de Vs, Is et m.

Le rapport de transformation du transformateur est calculé de manière à ce que Vs soit égale à

1, 2 \times 72 V

, lorsque la fréquence de commutation de l'onduleur est égale à la fréquence de résonnance du circuit L, C. Celui-ci est fixé à 0,288 ce qui donne V1f = 225 V

Le schéma équivalent de la charge de l'onduleur est donné figure 20. La fréquence de résonnance du circuit LC est

100kHz(C = 60nF

L = 42μH)

Figure 20 - Schéma équivalent de la charge de l'onduleur

Question 38

Vi(t) étant un signal carré d'amplitude Uc, donner la valeur efficace de son fondamental (Vif). Toujours dans l'approximation du premier harmonique, tracer le diagramme de Fresnel des tensions Vif et V1f correspondant au point nominal, sachant que la fréquence est inférieure à la fréquence de résonnance. En déduire le déphasage entre 11(t) et Vif(t). Tracer Vi(t) sur le document réponse DR7. En déduire la fréquence de découpage (Fd) de l'onduleur pour le fonctionnement nominal.

On s'intéresse maintenant aux perturbations que peuvent entrainer les commutations des semi-conducteurs

Question 39

L'onduleur fonctionne en onde pleine. À partir de l'allure de 11(t) et Vi(t) analyser les commutations des semi-conducteurs de l'onduleur du point de vue :

-des pertes qu'elles engendrent ;
-des perturbations rayonnées liées à des di(t)/dt importants.

Les variations de courant peuvent entrainer des perturbations. Dans la suite, on cherche à savoir jusqu'à quelles fréquences peuvent se retrouver ces perturbations.

Question 40

Dans le cas le plus défavorable les transistors commutent le courant I1max (I1max = 6 A). Le temps de montée (10% - 90%) du courant est égal à 20 ns. On considère la montée du courant linéaire. Indiquer la boucle concernée par ce di(t)/dt. Pour estimer à quelle fréquence correspond cette perturbation, calculer la fréquence du signal sinusoïdal ayant la même pente à l'origine et la même amplitude.

On observe maintenant le courant absorbé au réseau.
L'étage d'entrée de l'alimentation est un redresseur triphasé en pont. Le schéma de principe est donné figure 21. Un filtre, dimensionné pour le courant haute fréquence de l'onduleur, permet de considérer lc constant et égal à 3,2 A. Il n'y a pas de condensateur électrochimique de forte valeur sur l'étage d'entrée de cette alimentation.

Figure 21 - Schéma de l'étage d'entrée

Question 41.

Tracer sur le document réponse DR8 l'allure du courant dans la phase 1 du réseau (il1(t)) et calculer le taux de distorsion harmonique de ce courant. Donner les fréquences des quatre premiers harmoniques de courant existants.

Question 42

Montrer que le facteur de puissance est conforme à ce qu'annonce le constructeur dans les documents techniques DT9/1 et DT9/2. Expliquer l'évolution de ce facteur lorsque le courant de sortie diminue.

Le schéma synoptique des alimentations de puissance supérieure est présenté figure 22.

Figure 22 - Synoptique alimentation à découpage.

Question 43

Préciser la fonction du bloc PFC converter. Proposer une structure permettant de réaliser cette fonction.

E - SYNTHÈSE

L'objectif de cette partie est de vérifier que l'ensemble des traitements et des choix technologiques permet bien la gestion du parking.

Question 44

À partir du diagramme des exigences (figure 2 et document technique DT1) et en s'appuyant sur les résultats des parties précédentes, vérifier que les exigences ID2.1, ID2.2 et ID2.3 sont correctement réalisées.

DOCUMENTS TECHNIQUES

DT1	Diagramme des exigences (partiel)
DT2	Capteur à ultrasons 400PT160
DT3/1	Microcontrôleur LPC11C14 - Configuration PWM
DT3/2	Microcontrôleur LPC11C14 - Configuration IOPWM
DT3/3	Microcontrôleur LPC11C14 - Configuration ADC
DT3/4	Microcontrôleur LPC11C14 - Horloge bus CAN
DT3/5	Microcontrôleur LPC11C14 - Masque et arbitration bus CAN
DT4	Rappel de la structure d'une trame CAN
DT5	Schéma structurel partiel de la carte « capteur » : détection place
DT6	Documentation technique LV8548
DT7	Documentation technique MC33079D
DT8	Câble RS485
DT9/1	Alimentation
DT9/2	Alimentation

DT1 - Diagramme des exigences (partiel)

req [requirement] Alimenter les équipements [ Alimenter les équipements ]

«requirement» Alimenter les équipements

Id = "2.3" Text = "L'alimentation des équipements est effectuée en tension continue à partir d'une alimentation à découpage connectée au réseau EDF."

«requirement» Alimenter les afficheurs

Id = "2.3.2" Text = "- Chaque afficheur est alimenté par une tension continue pouvant être comprise entre 60 et 72 V. - La consomation d'un afficheur n'excède pas 25 W. - La consomation moyenne est de 12 W."

arequirements Equipements à alimenter

Id = "2.3.3" Text = "L'installation du parking comporte 300 capteurs et 6 afficheurs."

Specification

400PT160	Transceiver
Center Frequency	40.0±1.0KH
Bandwidth (-6dB) 400PT160	2.0KHz
Transmitting Sound Pressure Level at resonant frequency, 0 dB re $0.0002μbar$ per 10 Vrms at 30 cm	117 dB min .
Receiving Sensitivity at resonant frequency $0 dB = 1vol/fibar$	-65dB min.
Nominal Impedance (Ohm)	1000
	1.2 - PT160
Ringing (ms) max.	1.5 - PT16P
Capacitance at 1KHz ±20%	2400 pF
Max. Driving Voltage (cont.)	20Vrms
Total Beam Angle -6dB	40° typical
Operation Temperature	-30 to 70°C
Storage Temperature	-40 to 80°C

All specification taken typical at

25^\circC

Closer frequency tolerance, shorter ringing and wider bandwidth models can be supplied upon request.

Model available:

1	400PT160	Aluminum Housing
2	400PT16P	Plastic Housing

Dimensions: dimensions are in mm

Beam Angle

Tested at 40.0Khz frequency

Sensitivity/Sound Pressure Level

Tested under 10Vrms @30cm

DT3/1 - Microcontrôleur LPC11C14 - Configuration PWM

19.7.6Match Control Register (TMR16B0MCR and TMR16B1MCR)
The Match Control Register is used to control what operations are performed when one of the Match Registers matches the Timer Counter. The function of each of the bits is shown in Table 303.

Table 303. Match Control Register (TMR16B0MCR - address

0 \times 4000C014

and TMR16B1MCR - address

0 \times 4001

0014) bit description

Bit	Symbol	Value	Description	Reset value
6	MR2I		Interrupt on MR2: an interrupt is generated when MR2 matches the value in the TC.	0
		1	Enabled
		0	Disabled
7	MR2R		Reset on MR2: the TC will be reset if MR2 matches it.	0
		1	Enabled
		0	Disabled
8	MR2S		Stop on MR2: the TC and PC will be stopped and TCR[0] will be set to 0 if MR2 matches the TC.	0
		1	Enabled
		0	Disabled

19.7.7
Match Registers (TMR16B0MR0/1/2/3 - addresses 0x4000
C018/1C/20/24 and TMR16B1MR0/1/2/3 - addresses 0x4001
0018/1C/20/24)
The Match register values are continuously compared to the Timer Counter value. When the two values are equal, actions can be triggered automatically. The action possibilities are to generate an interrupt, reset the Timer Counter, or stop the timer. Actions are controlled by the settings in the MCR register.

Table 304: Match registers (TMR16B0MR0 to 3, addresses 0x4000 C018 to 24 and TMR16B1MR0 to 3, addresses 0x4001 0018 to 24) bit description

Bit Symbol Description Reset value

15:0 MATCH Timer counter match value. 0

31:16 - Reserved. -
18.7.12
PWM Control register (TMR16B0PWMC and TMR16B1PWMC)
The PWM Control Register is used to configure the match outputs as PWM outputs. Each match output can be independently set to perform either as PWM output or as match output whose function is controlled by the External Match Register (EMR).
For timer 0 , three single-edge controlled PWM outputs can be selected on the CT16B0_MAT[2:0] outputs. For timer 1, two single-edged PWM outputs can be selected on the CT16B1_Mat[1:0] outputs. One additional match register determines the PWM cycle length. When a match occurs in any of the other match registers, the PWM output is set to HIGH. The timer is reset by the match register that is configured to set the PWM cycle length. When the timer is reset to zero, all currently HIGH match outputs configured as PWM outputs are cleared.

Table 294. PWM Control Register (TMR16B0PWMC - address 0x4000 C074 and TMR16B1PWMC- address 0x4001 0074) bit description

Bit Symbol Value Description Reset value

0 PWMEN0 PWM channel0 enable 0

0 CT16Bn_MAT0 is controlled by EM0.

1 PWM mode is enabled for CT16Bn_MAT0.

DT3/2 - Microcontrôleur LPC11C14 - Configuration IOPWM

7.4.13 IOCON_PIO1_9

Remark: See Section 7.1 for part specific details.

Table 70. IOCON_PIO1_9 register (IOCON_PIO1_9, address 0x4004 4038) bit description

Bit	Symbol	Value	Description	Reset value
2:0	FUNC		Selects pin function. All other values are reserved.	000
		0x0	Selects function PIO1_9.
		$0 \times 1$	Selects function CT16B1_MAT0.
4:3	MODE		Selects function mode (on-chip pull-up/pull-down resistor control).	10
		0x0	Inactive (no pull-down/pull-up resistor enabled).
		0x1	Pull-down resistor enabled.
		$0 \times 2$	Pull-up resistor enabled.
		$0 \times 3$	Repeater mode.
5	HYS		Hysteresis.	0
		0	Disable.
		1	Enable.
9:6	-	-	Reserved	0011
10	OD		Selects pseudo open-drain mode. See Section 7.1 for part specific details.	0
		0	Standard GPIO output
		1	Open-drain output
31:11	-	-	Reserved	-

DT3/3 - Microcontrôleur LPC11C14 - Configuration ADC

25.5.1 A/D Control Register (AD0CR - 0x4001 C000)

The A/D Control Register provides bits to select A/D channels to be converted, A/D timing, A/D modes, and the A/D start trigger.

Table 364. A/D Control Register (AD0CR - address 0x4001 C000) bit description

Bit

Symbol

Value

Description

Reset Value

7:0

SEL

Selects which of the AD7:0 pins is (are) to be sampled and converted. Bit 0 selects Pin AD0, bit 1 selects pin AD1,..., and bit 7 selects pin AD7. In software-controlled mode (BURST

= 0

), only one channel can be selected, i.e. only one of these bits should be 1 . In hardware scan mode (BURST = 1), any numbers of channels can be selected, i.e any or all bits can be set to 1 . If all bits are set to 0 , channel 0 is selected automatically (SEL = 0x01).

0x00

15:8

CLKDIV

The APB clock (PCLK) is divided by CLKDIV +1 to produce the clock for the ADC, which should be less than or equal to 4.5 MHz. Typically, software should program the smallest value in this field that yields a clock of 4.5 MHz or slightly less, but in certain cases (such as a high-impedance analog source) a slower clock may be desirable.

BURST

Burst mode

Remark: If BURST is set to 1, the ADGINTEN bit in the ADOINTEN register (Table 366) must be set to 0 .

Software-controlled mode: Conversions are software-controlled and require 11 clocks.

Hardware scan mode: The AD converter does repeated conversions at the rate selected by the CLKS field, scanning (if necessary) through the pins selected by 1s in the SEL field. The first conversion after the start corresponds to the least-significant bit set to 1 in the SEL field, then the next higher bits (pins) set to 1 are scanned if applicable. Repeated conversions can be terminated by clearing this bit, but the conversion in progress when this bit is cleared will be completed.

Important: START bits must be 000 when BURST = 1 or conversions will not start.

19:17

CLKS

This field selects the number of clocks used for each conversion in Burst mode, and the number of bits of accuracy of the result in the LS bits of ADDR, between 11 clocks (10 bits) and 4 clocks (3 bits).

000

0x0

11 clocks / 10 bits

0x1

10 clocks / 9 bits

0 \times 2

9 clocks / 8 bits

0x3

8 clocks / 7 bits

0x4

7 clocks / 6 bits

0x5

6 clocks / 5 bits

0x6

5 clocks / 4 bits

0x7

4 clocks / 3 bits

23:20

Reserved, user software should not write ones to reserved bits. The value read from a reserved bit is not defined.

DT3/4 - Microcontrôleur LPC11C14 - Horloge bus CAN

CAN supports bit rates in the range of lower than 1 kBit/s up to 1000 kBit/s. Each member of the CAN network has its own clock generator, usually a quartz oscillator. The timing parameter of the bit time (i.e. the reciprocal of the bit rate) can be configured individually for each CAN node, creating a common bit rate even though the CAN nodes' oscillator periods

(f_(osc))

may be different.

Table 278. Parameters of the C_CAN bit time

Parameter	Range	Function
BRP	(1...32)	Defines the length of the time quantum $t_q$ .
SYNC_SEG	$1t_q$	Synchronization segment. Fixed length. Synchronization of bus input to system clock.
PROP_SEG	$(1\dots8) \times t_q$	Propagation time segment. Compensates for physical delay times. This parameter is determined by the system delay times in the C_CAN network.
TSEG1	$(1\dots8) \times t_q$	Phase buffer segment 1. May be lengthened temporarily by synchronization.
TSEG2	$(1\dots8) \times t_q$	Phase buffer segment 2. May be shortened temporarily by synchronization.
SJW	$(1\dots4) \times t_q$	(Re-) synchronization jump width. May not be longer than either phase buffer segment.

16.6.1.4 CAN bit timing register

Table 249. CAN bit timing register (CANBT, address 0x4005 000C) bit description

Bit

Symbol

Description

Reset value

Access

5:0

BRP

Baud rate prescaler

The value by which the oscillator frequency is divided for generating the bit time quanta. The bit time is built up from a multiple of this quanta. Valid values for the Baud Rate Prescaler are 0 to 63.

^([1])

000001

R/W

7:6

SJW

(Re)synchronization jump width

Valid programmed values are 0 to 3.[1]

R/W

11:8

TSEG1

Time segment before the sample point

Valid values are 1 to 15.

^([1])

0011

R/W

14:12

TSEG2

Time segment after the sample point

Valid values are 0 to 7.

^([1])

010

R/W

31:15

Reserved

DT3/5 - Microcontrôleur LPC11C14 - Masque et arbitration bus CAN

16.6.2.4.2 CAN message interface command mask 2 registers

Table 259. CAN message interface command mask 2 registers (CANIF1_MSK2, address 0x4005 002C and CANIF2_MASK2, address 0x4005 008C) bit description

Bit	Symbol	Value	Description	Reset value	Access
12:0	MSK28_16		Identifier mask [28:16]	0xFFF	R/W
		0	Match. The corresponding bit in the identifier of the message cannot inhibit the match in the acceptance filtering.
		1	Mask. The corresponding identifier bit is used for acceptance filtering.

16.6.2.4.4 CAN message interface command arbitration 2 registers

Table 261. CAN message interface command arbitration 2 registers (CANIF1_ARB2, address 0x4005 0034 and CANIF2_ARB2, address 0x4005 0094) bit description

Bit	Symbol	Value	Description	Reset value	Access
12:0	ID[28:16] ID[28:18]		Message identifier 29-bit identifier (extended frame) 11-bit identifier (standard frame). ID[17:16] are not used for 11-bit identifiers.	0x00	R/W
13	DIR		Message direction	0x00	R/W
13	DIR	1	Transmit. On TXRQST, the respective Message Object is transmitted as a Data Frame. On reception of a Remote Frame with matching identifier, the TXRQST bit of this Message Object is set (if RMTEN = one).	0x00	R/W

DT4 - Rappel de la structure d'une trame CAN

RTR : 1 bit ; 0 trame de donnée, 1 trame de requête.
DLC : 4 bits codant le nombre d'octet de donnée de la trame (0 à 8).
CRC : 16 bits permettant la vérification de la transmission.
Fin de trame : 7 bits à l'état haut.
Attention : si un bit reste au même état pendant 5 cycles consécutifs, on insère dans la trame un bit d'état logique inverse (« bitstuffing »).

LV8548MC

Overview
The LV8548MC is a 2-channel low saturation voltage forward/reverse motor driver IC. It is optimal for motor drive in 12 V system products and can drive either two DC motors, one DC motor using parallel connection, or it can drive a stepping motor in Full-step and Half-step.

Functions

-DMOS output transistor adoption (Upper and lower total $RON = 1Ω$ typ)
-For one power supply (The control system power supply is unnecessary.)
-Our motor driver IC, LB1948MC, and compatible pin
-It is possible to connect it in parallel (parallel, connected operation of
-The compact package (SOIC10) is adopted.
- $V_(CC)max = 20v$ , IO max $= 1 A$
-Current consumption 0 when standing by
-Built-in brake function

Specifications
Absolute Maximum Ratings at

Ta = 25^\circC

Parameter	Symbol	Conditions	Ratings	Unit
Maximum power supply voltage	$V_(CC max)$		-0.3 to +20	V
Output impression voltage	VOUT		-0.3 to +20	V
Input impression voltage	$V_(IN)$		-0.3 to +6	V
GND pin outflow current	IGND	For ch	1.0	A
Allowable Power dissipation	Pd max	*	1.0	W
Operating temperature	Topr		-30 to +85	$^\circC$
Storage temperature	Tstg		-40 to +150	$^\circC$

*: When mounted on the specified printed circuit board (57.0mm ×57.0mm × 1.6mm), glass epoxy, both sides Caution 1) Absolute maximum ratings represent the value which cannot be exceeded for any length of time. Caution 2) Even when the device is used within the range of absolute maximum ratings, as a result of continuous usage under high temperature, high current, high voltage, or drastic temperature change, the reliability of the IC may be degraded. Please contact us for the further details.
Operation explanation

DCM output control logic

Input				Output				Remarks
IN1	IN2	IN3	IN4	OUT1	OUT2	OUT3	OUT4	Remarks
L	L	L	L	OFF	OFF	OFF	OFF	Stand-by
L	L			OFF	OFF				Stand-by
H	L			H	L				Forward
L	H			L	H			1CH	Reverse
H	H			L	L				Brake
		L	L			OFF	OFF	2CH	Stand-by
		H	L			H	L		Forward
		L	H			L	H		Reverse
		H	H			L	L		Brake

Electrical Characteristics at

Ta = 25^\circC, V_(CC) = 12 V

Parameter	Symbol	Conditions	Ratings			Unit
Parameter	Symbol	Conditions	min	typ	max	Unit
Power supply voltage	$I_(CC)^0$	Standby mode IN1 = IN2 = IN3 = IN4 $= ^x$ LOW"			1	$μA$
Power supply voltage	$I_(CC)^1$	It is "High" from IN1 as for either of IN4. Load opening		1.7	2.3	mA
Input current	$I_(IN)$	$V_(IN) = 5 V$	35	50	65	$μA$
Thermal shutdown operating temperature	Ttsd	Design certification	150	180	210	$^\circC$
Width of temperature hysteria	$ΔTtsd$	Design certification		40		°C
Low voltage protection function operation voltage	$V^t thV_(CC)$		3.3	3.5	3.65	V
Release voltage	Vthret		3.55	3.8	3.95	V
Output ON resistance (Upper and lower total)	$R_(ON)$	$l_(OUT) = 1.0 A$	0.7	1	1.25	$Ω$

MC33078 MC33079

Dual/Quad Low Noise Operational Amplifiers

The MC33078/9 series is a family of high quality monolithic amplifiers employing Bipolar technology with innovative high performance concepts for quality audio and data signal processing applications. This family incorporates the use of high frequency PNP input transistors to produce amplifiers exhibiting low input voltage noise with high gain bandwidth product and slew rate. The all NPN output stage exhibits no deadband crossover distortion, large output voltage swing, excellent phase and gain margins, low open loop high frequency output impedance and symmetrical source and sink AC frequency performance.

The MC33078/9 family offers both dual and quad amplifier versions, tested over the automotive temperature range and available in the plastic DIP and SOIC packages (P and D suffixes).

-Dual Supply Operation: $\pm 5.0 V$ to $\pm 18 V$
-Low Voltage Noise: 4.5 nV/ $\sqrt(Hz)$
-Low Input Offset Voltage: 0.15 mV
-Low T.C. of Input Offset Voltage: $2.0μ V/^\circC$
-Low Total Harmonic Distortion: 0.002%
-High Gain Bandwidth Product: 16 MHz
-High Slew Rate: $7.0 V/μs$
-High Open Loop AC Gain: 800 @ 20 kHz
-Excellent Frequency Stability
-Large Output Voltage Swing: +14.1 V/-14.6 V
-ESD Diodes Provided on the Inputs

DUAL/QUAD LOW NOISE OPERATIONAL AMPLIFIERS

P SUFFIX PLASTIC PACKAGE CASE 626

D SUFFIX PLASTIC PACKAGE CASE 751 (SO-8)

PIN CONNECTIONS

QUAD

AC ELECTRICAL CHARACTERISTICS

(V_(CC) = + 15 V, V_(EE) = - 15 V, T_A = 25^\circC

, unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Slew Rate $(V_(in) = - 10 V$ to $+ 10 V, R_L = 2.0kΩ, C_L = 100pF/V = + 1.0)$	SR	5.0	7.0	-	$V/μs$
Gain Bandwidth Product ( $f = 100kHz$ )	GBW	10	16	-	MHz
Unity Gain Frequency (Open Loop)	$f_U$	-	9.0	-	MHz
Gain Margin $(R_L = 2.0kΩ)$	Am	-	-11	-	dB
Phase Margin $(R_L = 2.0kΩ)$	$φ_m$	-	55	-	Degree s
Channel Separation ( $f = 20 Hz$ to 20 kHz )	CS	-	-120	-	dB
Power Bandwidth $(V_O = 27 V_(pp), R_L = 2.0kΩ, THD \leq 1.0%)$	$BW_p$	-	120	-	kHz
Distortion $(R_L = 2.0kΩ, f = 20 Hzto20kHz, V_O = 3.0 V_(rms), AV = + 1.0)$	THD	-	0.002	-	%
Open Loop Output Impedance $(V_O = 0 V, f = 9.0MHz)$	$IZ_(OI)$	-	37	-	$Ω$
Differential Input Resistance $(V_(CM) = 0 V)$	$R_(IN)$	-	175	-	$kΩ$
Differential Input Capacitance $(V_(CM) = 0 V)$	$C_(IN)$	-	12	-	pF
Equivalent Input Noise Voltage $(R_S = 100Ω, f = 1.0kHz)$	$e_n$	-	4.5	-	$nV/\sqrt(Hz)$
Equivalent Input Noise Current ( $f = 1.0kHz$ )	in	-	0.5	-	$pA/\sqrt(HZ)$

Customer Specification

PART NO. 6010C

Construction

		Diameters (In)
1) Component 1	$3 \times 1$ PAIR
a) Conductor	22 (7/30) AWG TC	0.030
b) Insulation	0.010" Wall, Nom. Polypropylene(PP)	0.050
(1) Color Code	Alpha Wire Color Code A

Pair	Color	Pair	Color	Pair	Color
1	BLACK-RED	2	BLACK-WHITE	3	BLACK-GREEN

c) Pair	2/Cond Cabled Together
(1) Twists:	8.0 Twists/foot (min)

Individually Applied:

d) Shield:

Foil Free Alum/Mylar Tape, 25% Overlap, Min.

(1) Foil Direction	Foil Facing In
(2) Drain Wire	22 (7/30) AWG TC
2) Cable Assembly	3 Components Cabled
a) Twists:	4.0 Twists/foot (min)
b) Core Wrap	Clear Mylar Tape, 25% Overlap, Min.
3) Jacket	0.048" Wall, Nom.,PVC	0.298 (0.312 Max.)

a) Color(s)

ALPHA WIRE-* P/N 6010C 3PR 22 AWG

EXXXXX SHIELDED 75C (UL) C(UL) CMG OR AWM 2493

CE ROHS

* = Factory Code

[Note: Product may have c(UL) or CSA markings depending upon plant of manufacture.]

Properties

Physical & Mechanical Properties
1) Temperature Range	-20 to $75^\circC$
2) Bend Radius	10X Cable Diameter
3) Pull Tension	49 Lbs, Maximum
Electrical Properties	(For Engineering purposes only)
1) Voltage Rating	$300 V_(RMS)$
2) Characteristic Impedance	$55Ω$
3) Inductance	$0.18μH/ft$ , Nominal
4) Mutual Capacitance	28 pf/ft @1 kHz, Nominal
5) Ground Capacitance	50 pf/ft @1 kHz, Nominal
6) Conductor DCR *	$16.5Ω/1000ft$ @ $20^\circC$ , Nominal
7) Ind. Shield DC Resistance	$14.4Ω/1000ft$ @ $20^\circC$ , Nominal

1. General Description

The power supplies in the Dimension X-Series include a new and innovative concept for generating an isolated DC voltage from a three-phase mains system.

A semi-regulated resonant converter enables a very compact design, maximum efficiency and extremely competitive pricing with only a small compromise in the output voltage regulation, output ripple and hold-up time.
Weighing just 1.4 kg, the device provides 960 watts of continuous output power and an additional 25% power reserve for dynamic loads. The light-weight design along with compact dimensions facilitate straightforward mounting on DIN-rail.
Primary use are applications involving supplies to motors, valves and other load circuits with a high power consumption, where an accurate output voltage regulation which is standard on traditional switched-mode power supplies is not required. Furthermore, these switched-mode power supplies can often replace mains transformers with rectifiers.

3. Order Numbers

Power Supply	XT40.721	400 V Input
	XT40.722	480V Input

Semi-Regulated Power Supply

-Alternative or Replacement for AC Transformer
-Three Phase Input - DC Output
-DIN-Rail Mountable
-Width only 96mm
-95.5% Efficiency
-125% Peak Power Capability
-No Input Inrush Current
-Active Input Transient Blocker
-Full Power Between -25°C and +60°C
-Easy Failure Diagnostics
-No Electrolytic Capacitors on Input Side
-Cost Effective and Robust
-3 Year Warranty

2. Short-form Data

Output voltage Adjustment range	DC 72V none
Output current	13.3A	continuous
Output current	16.7A	for typ. 15s
Output power	960 W	continuous
Output power	1200 W	for typ. 15s
Output ripple	$< 3000mVpp$	20Hz-2kHz
Output ripple	$< 200mVpp$	2 kHz to 20 MHz
Input voltage	3AC 400V	XT40.721
Input voltage	3AC 480V	XT40.722
Mains frequency	50-60Hz	±6%
AC Input current	1.65A / phase	XT40.721, $3 \times 400 V$
AC Input current	1.4A / phase	XT40.722, 3×480V
Power factor	0.93	72V, 13.3A
AC Inrush current	typ. 2A peak
Efficiency	95.5%
Losses	45.2W
Temperature range	$- 25^\circC$ to $+ 70^\circC$	operational
Derating	$24 W/^\circC$	+60 to +70°C
Dimensions	$96 \times 124 \times 159 mm$	WxHxD

4. Markings

Fig. 9-1 Efficiency vs. output current

Fig. 9-2 Losses vs. output current

Fig. 9-3 Efficiency vs. input voltage, 72V, 13.3A

Fig. 9-4 Losses vs. input voltage, 72V, 13.3A

Tous les documents réponses sont à rendre, même non complétés.

DR1 - Distances et angles de mesure du capteur

Question 4 :

Position du capteur №1 : $X_(C1) = 0, 5 m; Y_(C1) = 0, 5 m; Z_(C1) = 3, 6 m$
Point	$X_P$ (m)	$Y_p$ (m)	$Z_P$ (m)	Distance C1P (m)	Angle azimut (degré)	Angle élévation (degré)
P1	1	0	0	$3, 67 m$	$- 45^\circ$	$- 82, 1^\circ$
P2	4,5	0	0	$5, 40 m$	-7,2 °	$- 42^\circ$
P3	4,5	2	0
P4	1	2	0	$3, 93 m$	71,6°	$- 82, 1^\circ$

Question 5 :

Distances et angles moyens en fonction de la position du capteur
Capteur	$X_(cx)$ (m)	Ycx (m)	$Z_(cx)$ (m)	Distance CxPx Moyenne (m)	Angle azimut Moyen (degré)	Angle élévation Moyen (degré)
C1	0,5	0,5	3,6
C2	0,5	1,5	3,6	4,65	10	-62,04
C3	0,5	0,5	1,8	3,35	-10	-49,35
C4	0,5	1,5	1,8	3,35	10	-49,35
C5	-0,5	0,5	3,6	5,16	-9,4	-51,57
C6	-0,5	1,5	3,6	5,16	9,4	-51,57
C7	-0,5	0,5	1,8	4,01	-9,4	-35
C8	-0,5	1,5	1,8	4,01	9,4	-35
Choix des valeurs d'azimut et d'élévation

DR2 - Configuration PWM

Question 8 :

b15

b14

b13

b12

b11

b10

IOCON_PIO1_9

TMR16B1MCR

TMR16B1PWMC

	b15 ... b0 (héxadécimal)
TMR16B1MR2
TMR16B1MR0

DR3 - Chronogrammes commande capteur

Question 9 :

DR4 Diagramme de Bode du filtre d'entrée

Question 13 :

DR5 Algorithme de calcul de la valeur d'autocorrélation

Question 22 :

//
// Cette fonction assure le calcul du signal d'autocorrélation sur une fenêtre du
// signal echantillonné :
//
// PE : DebutF : Indice du début de la fenêtre [0 .. 7680]
// TailleF : Taille de la fenêtre pour le calcul [100 ..580]
// Moy : Moyenne du signal echantillonné [-128 .. 127]
// Ech[] : Tableau du signal echantillonné filtré
// (la valeur des echantillons est compris dans l'intervalle [-128 .. 127]
//
// PS : ValAutoCorr : Valeur du signal d'autocorrélation calculé sur la fenetre

Tous les documents réponses sont à rendre, même non complétés.

DR6 Alimentation à découpage

Questions 35 et 37 :

12(t)

DR7 Alimentation à découpage

Question 38 :

DR8 Alimentation à découpage

Question 41 :

il1(t)

[1] Hardware interprets the value programmed into these bits as the bit value + 1.
- DCR : DC Résistance

Pas de description pour le moment

Commentaires• Agrégation sciences industrielles de l'ingénieur interne 2022, épreuve 2, option ingénierie électrique

Connectez-vous pour participer aux discussions

Partagez vos avis, posez des questions et échangez avec la communauté

Chargement des commentaires...

Bit	Symbol	Description	Reset value
15:0	MATCH	Timer counter match value.	0
31:16	-	Reserved.	-

Explorer les annales

Téléchargements

Description

Ces sujets peuvent vous intéresser

Lecture du sujet en ligne

AGREGATION CONCOURS INTERNE ET CAER

ÉTUDE D'UN SYSTÈME, D'UN PROCÉDÉ OU D'UNE ORGANISATION

SYSTÈME DE GUIDAGE DYNAMIQUE POUR PARKING

INFORMATION AUX CANDIDATS

La problématique : l'optimisation du stationnement

Contexte de l'étude : parking d'un magasin à Valence

A - VÉRIFICATION DE LA DÉTECTION D'UN VÉHICULE

Question 2

Question 3

Question 4

Question 5

Question 6

Question 7

Question 8

Question 9

Question 10

Question 11

Question 12

Question 13

Question 14

B - TRAITEMENT LOGICIEL DU SIGNAL

Question 15

Question 16

Question 17

Question 20

Question 21

Question 22

Question 23

Question 24

C - CONFIGURATION ET COMMUNICATION

Question 25

Question 26

Question 27

Question 28

Question 29

D - ALIMENTATION DES ÉQUIPEMENTS

Question 30

Question 31

Question 32

Question 33

Question 34

Question 35

Question 36

Question 37

Question 38

Question 39

Question 40

Question 41.

Question 42

Question 43

E - SYNTHÈSE

Question 44

DOCUMENTS TECHNIQUES

DT1 - Diagramme des exigences (partiel)

Specification

Beam Angle

Sensitivity/Sound Pressure Level

DT3/1 - Microcontrôleur LPC11C14 - Configuration PWM

DT3/2 - Microcontrôleur LPC11C14 - Configuration IOPWM

7.4.13 IOCON_PIO1_9

DT3/3 - Microcontrôleur LPC11C14 - Configuration ADC

25.5.1 A/D Control Register (AD0CR - 0x4001 C000)

DT3/4 - Microcontrôleur LPC11C14 - Horloge bus CAN

16.6.1.4 CAN bit timing register

DT3/5 - Microcontrôleur LPC11C14 - Masque et arbitration bus CAN

LV8548MC

MC33078 MC33079

Dual/Quad Low Noise Operational Amplifiers

Customer Specification

PART NO. 6010C

1. General Description

3. Order Numbers

Semi-Regulated Power Supply

2. Short-form Data

4. Markings

AGREGATION
CONCOURS INTERNE
ET CAER